Aug 05, 2023
CPLD (Complex Programmable Logic Device): 説明
CPLD (Complex Programmable Logic Device) は、中心を中心としたプログラマブル相互接続マトリックス ユニットで構成され、その LMC 論理構造はより複雑で、複雑な I/O を備えています。
による
発行済み
CPLD (Complex Programmable Logic Device) は、中心を中心としたプログラマブル相互接続マトリックス ユニットで構成されており、LMC 論理構造はより複雑であり、複雑な I/O ユニット相互接続構造を持っています。 特定の機能を実行するために、ユーザーはニーズに応じて特別な回路構造を生成できます。 固定長の金属線が CPLD 内で各論理ブロックを相互接続するために使用されるため、設計された論理回路には時間予測可能性があり、セグメント化された相互接続構造の不完全なタイミング予測という欠点が回避されます。 1990 年代までに、CPLD は電気的消去の特性だけでなく、エッジ スキャンやオンライン プログラマビリティなどの高度な機能も備えて、より急速に開発されました。 より一般的に使用されているのは、Xilinx の CPLD と Altera の CPLD です。
CPLD開発の歴史
1970 年代に、最初期のプログラマブル ロジック デバイスである PLD が誕生しました。 その出力構造はプログラマブル ロジック マクロ ユニットです。そのハードウェア構造の設計はソフトウェアによって完了できるため (家を建てた後に局所的な屋内構造を手動で設計するのと同等)、その設計は純粋なハードウェア デジタル回路よりも柔軟性がありますが、過度に複雑です。構造が簡単なため、より小さな回路のみを実装することもできます。 PLD では小規模な回路しか設計できないという欠点を補うために、1980 年代半ばに複雑なプログラマブル ロジック デバイス (CPLD) が導入されました。 現在、その用途はネットワーク、計装、自動車エレクトロニクス、CNC工作機械、航空宇宙計測、制御機器などに広がっています。
CPLDの基本構造
CPLD は Complex Programmable Logic Device の略称で、FPGA は Field-Programmable Gate Array の略称です。 両者の機能は基本的に同じで、プログラミングやその他のプロセスも基本的に同じです(プログラミングファイルは異なりますが、ソフトウェアによって自動的に生成されます)が、チップの内部実装原理と構造が若干異なります。 。
プログラマブルロジックユニット
機能はFPGAの基本I/Oポートと同じですが、CPLDの適用範囲は比較的限定されており、I/Oのパフォーマンスと複雑さはFPGAとは異なり、サポートされているI/O規格は少ないです。そして周波数は低くなります。
基本ロジックユニット
CPLD の基本的な論理ユニットはマクロ ユニットです。 いわゆるマクロセルは、いくつかの AND、またはアレイとフリップフロップで構成されます。「AND-OR」アレイは組み合わせ論理関数を完成させ、フリップフロップは順序論理を完成させるために使用されます。 CPLD の基本論理ユニットに関連するもう 1 つの重要な概念は、積項です。 いわゆる積項はマクロセル内の AND 配列の出力であり、その数値は CPLD の容量を示します。 積項配列は実際には「AND-OR」配列です。 各交差点はプログラム可能なヒューズです。 オンにすると、「AND」ロジックが実装されます。 通常、「AND」配列の後には「OR」配列があり、最小の論理式で「OR」関係を完成させるために使用されます。
ルーティング プール、ルーティング マトリックス
CPLD の配線リソースは FPGA の配線リソースよりもはるかに単純で、配線リソースは比較的限られています。 一般的には集中配線プール構造が使用されます。 いわゆる配線プールは本質的にスイッチ マトリックスであり、異なるマクロセルの入力項目と出力項目間の接続はノードを接続することによって完了できます。 CPLD デバイス内の相互接続リソースが不足しているため、場合によってはデバイスをルーティングする際に問題が発生することがあります。 CPLD の配線プール構造は固定されているため、CPLD の入力ピンから出力ピンまでの遅延は固定されており、これを Pin to Pin 遅延と呼び、Tpd で表します。 Tpd 遅延は、CPLD デバイスが達成できる最高周波数を反映しており、CPLD デバイスのスピード グレードも明確に示しています。

